11 mẹo layout PCB cho tín hiệu tốc độ cao high speed

1
1684

Một nhà thiết kế PCB có một nhiệm vụ khó khăn khi đi dây một bảng mạch. Mọi thứ trở nên phức tạp hơn rất nhiều khi thiết kế liên quan đến các tín hiệu tốc độ cao high speed. Trong nỗ lực giúp đỡ những nhà thiết kế PCB này, chúng tôi đã soạn thảo một danh sách các phương pháp đi dây layout PCB tốc độ cao tốt nhất sẽ hỗ trợ họ đạt được thiết kế tốc độ cao hoàn hảo

Trong bài viết này, chúng tôi thảo luận về các phương pháp đi dây (layout) sau.

  • Layout tín hiệu tốc độ cao trên một plane/layer GND liên tục (kín)
  • Tránh các điểm nóng bằng cách đặt vias theo lưới (Grid).
  • Giữ các khúc cua của trace ở 135⁰ thay vì 90⁰, tránh các góc gấp.
  • Tăng khoảng cách giữa các trace để tránh nhiễu xuyên âm crosstalk
  • Tránh các trace dài bằng cách thực hiện đi dây chuỗi liên kết
  • Không đặt bất kỳ linh kiện hoặc vias nào giữa các cặp vi sai different pair
  • Kết hợp độ dài để tránh lệch giữa các cặp vi sai
  • Không đi dây tín hiệu qua mặt phẳng phân tách
  • Tách plane GND đất tương tự và số để giảm nhiễu
  • Chia bố cục ảo giữa các GND tương tự và số
  • Giữ độ rộng trace theo kích thước của chân linh kiện

Định tuyến tín hiệu tốc độ cao trên một plane/layer GND liên tục (kín)

Theo nguyên tắc chung, sẽ có lợi nhất nếu có một plane chung bên dưới các trace tín hiệu. Để có kết quả tốt nhất, một nhà thiết kế nên kết hợp ít nhất một PCB bốn lớp. PCB bốn lớp cho phép dành một trong các lớp bên trong thành một plane hoàn chỉnh. Mặt phẳng nền là một tấm đồng, tạo thành một trong các lớp của PCB và bao phủ toàn bộ diện tích của một trong các lớp của PCB. Điều này đảm bảo trở kháng tối thiểu giữa hai điểm nối đất bất kỳ trong PCB. Plane đất này không bao giờ được phá vỡ bằng cách định tuyến bất kỳ đường trace nào trong đó. Khi lớp bên ngoài gần mặt đất nhất được sử dụng để gắn kết tất cả các thành phần tốc độ cao như thành phần RF bằng cách sử dụng trace microstrip hoặc trace đồng phẳng. Mặt đối diện được sử dụng để đặt các thành phần ít quan trọng hơn. Lớp bên trong thứ hai được sử dụng cho các mặt phẳng công suất. Các mặt phẳng công suất được làm càng lớn càng tốt để giảm trở kháng.

PCB hai mặt có thể là lựa chọn phù hợp khi giảm thiểu chi phí. Đạt được điều này là khá khó khăn. Khi có yêu cầu layout trên cả hai mặt của PCB trong cùng một khu vực thì plane đất tốt không còn được đảm bảo. Giải pháp duy nhất sau đó là thực hiện các plane mặt đất trên cả hai mặt của trace được kết nối với nhau bằng nhiều vias như thể hiện trong hình dưới đây.

Việc thiết kế một PCB hai mặt trở nên phức tạp khi mặt phẳng nền được chia sẻ giữa các lớp trên và dưới. Người thiết kế phải đảm bảo rằng có ít nhất một mặt phẳng hoàn chỉnh dưới mặt cắt quan trọng nhất. Mặt trên phải được sử dụng để định tuyến càng nhiều càng tốt với một vài trace ở mặt dưới. Cần có rất nhiều vias kết nối với nhau để kết nối phần trên và phần dưới. Quan trọng nhất, các trace không bao giờ được vượt qua các trace tốc độ cao ở phía đối diện trong một bảng hai lớp. Các plane tách mặt đất đôi khi được thực hiện trong các trường hợp quan trọng. Ví dụ, một mặt đất cho các phần logic và một mặt đất cho các thành phần tương tự, được kết nối tại một điểm duy nhất. Khái niệm là để giảm noise trong các mặt đất tương tự. Đáng buồn thay, việc thực hiện chính xác một ý tưởng như vậy là khá khó khăn. Đặc biệt, sau đó bắt buộc phải layout tất cả các trace đi từ vùng này sang vùng khác độc quyền phía trên điểm kết nối này như thể hiện trong hình dưới. Nếu không, thì những trace này sẽ hoạt động như một ăng-ten truyền hoặc nhận tín hiệu giả. Trong hầu hết các trường hợp, một vùng GND hoàn chỉnh đáng tin cậy hơn và mang lại kết quả tốt hơn so với các vùng GND chia nhỏ, miễn là vị trí của các bộ phận nằm trong mặt bằng phù hợp.

Thông thường, người ta tránh cắt plane GND, trừ khi có nhu cầu cụ thể như giảm rủi ro ESD mạnh và giảm nhiễu analog GND.

Tránh các điểm nóng bằng cách đặt vias trong lưới

Tín hiệu vias tạo ra khoảng trống trong nguồn và đất. Định vị vias không đúng cách có thể tạo ra các khu vực mặt phẳng trong đó mật độ dòng điện tăng lên. Những vùng này được gọi là điểm nóng. Những điểm nóng này phải được tránh. Giải pháp tốt nhất là đặt các vias như thể hiện trong hình trên trong một lưới sao cho đủ không gian giữa các vias để mặt phẳng công suất đi qua. Theo nguyên tắc chung, đặt các vias cách nhau 15 mils nếu có thể.

Giữ các khúc cua của trace ở 135⁰ thay vì 90⁰, tránh các góc gấp

Các khúc cua phải được giữ ở mức tối thiểu trong khi layout tín hiệu tốc độ cao. Nếu các khúc cua được yêu cầu, thì nên thực hiện các khúc cua 135 ° thay vì 90 ° như trong hình dưới, bên phải. Ở 90 độ, việc gia công PCB trơn tru không được đảm bảo. Ngoài ra, các cạnh sắc nét tốc độ rất cao hoạt động như một ăng-ten.

Để đạt được độ dài trace cụ thể, cần có trace ngoằn ngoèo như trong hình dưới đây. Khoảng cách tối thiểu bằng 4 lần chiều rộng trace phải được duy trì giữa các phần liền kề trong cùng trace. Mỗi đoạn của khúc cua phải bằng 1,5 lần chiều rộng trace. Hầu hết các DRC trong các công cụ CAD không kiểm tra các khoảng cách tối thiểu này vì các trace là một phần của cùng một mạng.

Tăng khoảng cách giữa các tín hiệu bên ngoài vùng tắc nghẽn để tránh nhiễu xuyên âm

Cần duy trì một khoảng cách tối thiểu giữa các trace để giảm thiểu nhiễu xuyên âm. Mức độ xuyên âm phụ thuộc vào độ dài và khoảng cách giữa hai trace. Trong một số khu vực, việc layout các trace đạt đến một nút thắt cổ chai khi các trace gần hơn mong muốn. Trong những tình huống như vậy, khoảng cách giữa các tín hiệu bên ngoài nút cổ chai nên được tăng lên. Ngay cả khi đáp ứng yêu cầu tối thiểu, khoảng cách có thể được tăng thêm một chút.

Tránh các trace stub dài bằng cách thực hiện đi dây chuỗi daisy để duy trì tính toàn vẹn của tín hiệu

Các trace dài có thể hoạt động như ăng-ten và do đó làm tăng vấn đề tuân thủ các tiêu chuẩn EMC. Các trace thừa cũng có thể tạo ra phản xạ ảnh hưởng tiêu cực đến tính toàn vẹn của tín hiệu. Điện trở kéo lên hoặc kéo xuống trên các tín hiệu tốc độ cao là những nguồn gốc phổ biến. Nếu các điện trở như vậy được yêu cầu thì định tuyến các tín hiệu dưới dạng chuỗi daisy như thể hiện trong hình dưới.

Không đặt bất kỳ linh kiện hoặc vias nào giữa các cặp vi sai

Khi layout các cặp vi sai tốc độ cao song song với nhau, nên duy trì khoảng cách không đổi giữa chúng. Khoảng cách này giúp đạt được trở kháng vi sai theo luật. Người thiết kế nên giảm thiểu diện tích mà khoảng cách được chỉ định được mở rộng do các mục đệm. Các cặp vi phân phải được layout đối xứng nhất có thể.

Người thiết kế không nên đặt bất kỳ thành phần hoặc vias nào giữa các cặp vi sai ngay cả khi các tín hiệu được layout đối xứng như trong hình dưới đây. Vị trí của các thành phần và vias giữa các cặp vi sai có thể dẫn đến các vấn đề về EMC và gián đoạn trở kháng.

Một số cặp vi sai tốc độ cao cần tụ ghép nối tiếp. Các tụ điện này nên được đặt đối xứng. Các tụ điện và các mối hàn tạo ra sự gián đoạn trở kháng. Kích thước tụ điện như 0402 được ưu tiên hơn 0603. Phải tránh các linh kiện đóng gói lớn hơn như 0805 hoặc kiểu đóng gói C.

Vì vias tạo ra một sự gián đoạn rất lớn trong trở kháng, số lượng vias phải giảm và phải được đặt đối xứng.

Trong khi layout một cặp vi sai, cả trace phải được layout trên cùng một lớp để các yêu cầu trở kháng được đáp ứng . Ngoài ra, cùng một số lượng vias nên được đặt trong các trace.

Kết hợp khớp độ dài để đạt được độ trễ chặt chẽ giữa tín hiệu positive và negative

Các giao tiếp tốc độ cao có các yêu cầu bổ sung liên quan đến thời gian đến bên nhận được gọi là độ lệch clock giữa các trace và cặp tín hiệu khác nhau.  Ví dụ, trong một bus song song tốc độ cao, tất cả các tín hiệu dữ liệu cần phải đến bên nhận trong một khoảng thời gian để đáp ứng các yêu cầu về thời gian thiết lập và lưu giữ (hold time) của bên nhận (receiver).  Nhà thiết kế PCB phải đảm bảo rằng độ lệch cho phép như vậy không được vượt quá một giá trị xác định.  Để đạt được yêu cầu này, việc khớp độ dài length matching là cần thiết.  Điều này liên quan đến độ trễ lan truyền của tín hiệu trong PCB.

Các tín hiệu cặp vi sai yêu cầu độ lệch trễ rất chặt chẽ giữa các trace tín hiệu positive (dương) và negative (âm).  Do đó, bất kỳ sự khác biệt về độ dài nào nên được bù đắp bằng cách sử dụng cách đi dây uốn lượn như đường rắn .  Hình dạng của các trace uốn lượn phải được thiết kế cẩn thận như trong hình dưới đây để giảm sự gián đoạn trở kháng.

Người thiết kế nên đặt các trace ngoằn ngoèo ở phía gần điểm lệch độ dài. Điều này đảm bảo rằng các thành phần tín hiệu âm và dương được truyền đồng bộ qua kết nối như thể hiện trong hình.

Các khúc cua thường là nguồn gốc của sự không khớp (matching) về chiều dài. Sự bù chiều dài cần được thực hiện rất gần với chỗ uốn cong với khoảng cách tối đa là 15mm như trong hình dưới đây.

Nói chung, hai khúc cua bù đắp cho nhau. Nếu các khúc cua gần hơn 15mm thì không cần bù thêm bằng serpentine. Các tín hiệu không được truyền không đồng bộ trên khoảng cách hơn 15mm.

Các điểm không khớp trong từng đoạn của kết nối cặp vi sai phải được khớp riêng lẻ. Trong hình dưới đây, vias tách cặp vi sai thành hai đoạn. Các khúc cua cần được bù riêng ở đây. Điều này đảm bảo rằng các tín hiệu tích cực và tiêu cực được truyền đồng bộ thông qua vias. DRC bỏ qua vi phạm này vì nó chỉ kiểm tra sự khác biệt về độ dài trên toàn bộ kết nối.

Tốc độ tín hiệu không giống nhau ở tất cả các lớp của PCB. Vì rất khó để tìm ra sự khác biệt, nên ưu tiên định tuyến các tín hiệu trên cùng một lớp nếu chúng cần được khớp với nhau.

Một số công cụ CAD cũng xem xét chiều dài trace bên trong một pad bằng tổng chiều dài của nó. Hình bên dưới mô tả hai cách bố trí tương tự nhau theo quan điểm điện. Trong hình bên trái ở dưới, các trace bên trong các pad tụ điện không có chiều dài bằng nhau. Mặc dù các tín hiệu không sử dụng trace bên trong, một số công cụ CAD coi đây là một phần của tính toán độ dài và hiển thị sự chênh lệch độ dài giữa các tín hiệu dương và âm. Để giảm thiểu điều này, hãy đảm bảo rằng trace tại pad bằng nhau cho cả hai tín hiệu. Theo cách tương tự, một số công cụ CAD không xem xét độ dài của vias khi tính tổng độ dài. Vì các cặp vi phân phải có cùng số lượng vias trong cả hai trace, nên sai số không ảnh hưởng đến việc khớp độ dài. Tuy nhiên, nó có thể ảnh hưởng đến các tính toán để kết hợp hai cặp vi sai hoặc sự kết hợp của các bus song song.

Sự phá vỡ không đối xứng của tín hiệu cặp vi sai được ưu tiên như thể hiện trong hình dưới, nếu có thể tránh các trace ngoằn ngoèo.

Không layout các tín hiệu qua mặt phẳng tách đôi

Đường dẫn tín hiệu trả về không chính xác dẫn đến nhiễu và EMI. Người thiết kế phải luôn nghĩ đến đường trở lại của tín hiệu khi layout một tín hiệu. Đường công suất và tín hiệu tốc độ thấp có đường dẫn dòng điện trở lại ngắn nhất. Ngược lại với điều này, dòng trở lại của tín hiệu tốc độ cao cố gắng đi theo đường tín hiệu.

Một tín hiệu không nên được layout qua một mặt phẳng phân chia vì đường trở lại không thể đi theo trace tín hiệu. Tham khảo hình (24). Nếu một plane bị phân tách, hãy layout các trace tín hiệu xung quanh nó. Nếu đường chuyển tiếp và đường trở lại của tín hiệu bị tách biệt, khu vực giữa chúng hoạt động như một ăng-ten vòng. Các tụ điện nối phải được kết hợp nếu tín hiệu cần được định tuyến qua hai mặt phẳng tham chiếu khác nhau. Tụ điện stitching cho phép dòng điện trở lại truyền từ mặt phẳng chuẩn này sang mặt phẳng chuẩn khác. Tụ điện nên được đặt gần đường dẫn tín hiệu để khoảng cách giữa đường chuyển tiếp và đường trở lại được giữ nhỏ. Nói chung, giá trị của tụ điện stitching là từ 10nF đến 100nF.

Nói chung, phải tránh các plane và các khe plane. Nếu thực sự cần thiết để đi dây qua chướng ngại vật như vậy thì các tụ điện stitching nên được sử dụng như trong hình dưới đây.

Người thiết kế nên tìm kiếm các khoảng trống (không có vùng đồng) trong các mặt phẳng tham chiếu khi định tuyến các tín hiệu tốc độ cao. Các khoảng trống trong mặt phẳng tham chiếu được tạo ra khi đặt các vias gần nhau như thể hiện trong hình dưới. Cần tránh các khu vực trống lớn bằng cách đảm bảo sự tách biệt thích hợp giữa các vias. Tốt hơn là nên đặt ít vias tiếp đất và nguồn điện hơn để giảm khoảng trống.

Đường trở lại nên được xem xét tại nguồn và điểm chìm của tín hiệu. Trong hình dưới đây, thiết kế bên trái được coi là một thiết kế xấu. Vì chỉ có một mặt đất duy nhất đi qua ở phía nguồn, nên dòng điện trở lại không thể truyền ngược lại mặt đất chuẩn như dự định. Thay vào đó, đường dẫn trở lại là kết nối mặt đất hiện diện trên lớp trên cùng. Vấn đề ở đây là trở kháng của trace tín hiệu được tính toán khi tham chiếu đến mặt đất chứ không phải trace trên mặt đất ở lớp trên cùng. Do đó, điều cần thiết là đặt vias mặt đất ở phía nguồn và phần chìm của tín hiệu. Điều này cho phép dòng điện trở lại đi ngược lại trên mặt đất như thể hiện trong hình bên phải.

Khi mặt phẳng công suất được coi là tham chiếu đến tín hiệu, thì tín hiệu sẽ có thể truyền ngược lại mặt phẳng công suất. Các tín hiệu được tham chiếu đến mặt đất trong nguồn và chìm. Để chuyển tham chiếu sang mặt phẳng nguồn, các tụ điện khâu phải được kết hợp ở bộ phận chìm và nguồn. Nếu bộ chìm và nguồn đang sử dụng cùng một đường ray nguồn cho nguồn cung cấp của chúng, thì các tụ rẽ nhánh có thể hoạt động như các tụ nối nếu chúng được đặt gần điểm bắt đầu / lối ra tín hiệu như thể hiện trong hình dưới. Giá trị lý tưởng cho tụ điện khâu là từ 10nF đến 100nF.

Khi tín hiệu vi sai chuyển một lớp, mặt đất chuẩn cũng sẽ được chuyển. Do đó, vias đường khâu nên được thêm gần với vias thay đổi lớp như trong hình dưới bên phải. Điều này cho phép dòng điện trở lại thay đổi mặt đất. Khi xử lý các tín hiệu vi sai, các vias nối đất chuyển mạch phải được đặt đối xứng.

Khi tín hiệu chuyển sang một lớp khác có mặt phẳng tham chiếu khác thì việc ghép các tụ điện sẽ được thực hiện. Điều này cho phép dòng điện trở lại chạy từ mặt đất đến mặt phẳng nguồn qua tụ điện khâu như thể hiện trong hình 30 bên phải. Ngoài ra, vị trí và layout của tụ điện stitching phải đối xứng khi xem xét các cặp vi sai.

Nhà thiết kế không nên định tuyến các tín hiệu tốc độ cao ở rìa của mặt phẳng tham chiếu hoặc gần với đường viền PCB. Điều này có thể có tác động bất lợi đến trở kháng của trace.

Tách biệt đất Analog và Digital để giảm nhiễu

Việc xác định phương pháp tiếp cận các phần đất tương tự và kỹ thuật số riêng biệt giúp dễ dàng trong sơ đồ xác định thành phần và chân nào nên được kết nối với đất kỹ thuật số và chân nào với phần đất tương tự. Các loại thiết kế này có thể được định tuyến bằng cách đặt hai mặt phẳng mặt đất khác nhau làm tài liệu tham khảo. Hai mặt phẳng nên được đặt chính xác. Các thành phần kỹ thuật số và tương tự nên được đặt bên dưới các phần tương ứng như trong hình dưới, bên phải.

Các mạch tín hiệu hỗn hợp yêu cầu nối đất tương tự và kỹ thuật số tại một điểm duy nhất. Trong các sơ đồ, luôn nên đặt các hạt ferit hoặc điện trở 0-ohm giữa các phần tương tự và kỹ thuật số. Việc kết hợp mặt đất kỹ thuật số và tương tự nên được đặt gần với mạch tích hợp. Trong thiết kế tín hiệu hỗn hợp có các mặt phẳng phân chia, tín hiệu số không được layout qua mặt đất tương tự và tín hiệu tương tự không được chuyển qua mặt đất số.

Tín hiệu số không được vượt qua plane GND tương tự

Phân chia bố cục đất tương tự và số

Trong cách tiếp cận phân tách ảo, mặt đất tương tự và kỹ thuật số không được tách biệt trong sơ đồ mạch. Ngoài ra, hai miền đất cũng không được tách biệt về điện trong cách bố trí. Điều thú vị là bố cục được phân chia ảo, tức là, một sự tách biệt tưởng tượng được vẽ giữa mặt đất tương tự và số. Các thành phần phải được đặt cẩn thận khi xem xét mặt chính xác của các mặt phẳng được phân chia ảo.

Người thiết kế nên ghi nhớ đường ảo giữa hai miền đất trong quá trình định tuyến PCB tốc độ cao. Cả trace tín hiệu số và tín hiệu tương tự đều không được phép vượt qua đường phân chia ảo. Đường phân chia ảo không được có hình dạng phức tạp vì không có vật cản mặt phẳng để giữ cho dòng điện trở về tương tự và kỹ thuật số được phân tách.

Đạt được hiệu suất tốc độ cao tốt nhất nếu chiều rộng của linh kiện gần với chiều rộng trace

Hãy hiểu mẹo định tuyến PCB tốc độ cao cuối cùng của chúng tôi. Thiết kế bo mạch bắt đầu với sơ đồ, cụ thể là với việc lựa chọn các thành phần. Các thiết bị gắn trên bề mặt (SMD) được ưu tiên hơn vì các thành phần nhỏ hơn và dây ngắn hơn dẫn đến hiệu suất tốc độ cao ổn định hơn. Việc chọn gói đôi khi có thể gặp khó khăn. Một tiêu chí có lợi là xem xét chiều rộng rãnh được tính toán cho trở kháng 50 ohm. Các màn trình diễn tốc độ cao tốt nhất thường được thực hiện nếu chiều rộng của thành phần gần với chiều rộng của rãnh. Điều này sẽ làm giảm các vấn đề đối sánh trở kháng giữa rãnh và bảng thành phần.

Sự không phù hợp trở kháng có thể được giảm bớt bằng cách chọn những thành phần có gói gần như bằng kích thước của chiều rộng rãnh được tính toán. Các điểm kiểm tra nên được lập kế hoạch ở giai đoạn sơ đồ. Tất cả các phương pháp định tuyến PCB tốc độ cao được đề cập ở trên có thể giúp một nhà thiết kế tạo ra một bo mạch không chỉ mang lại thiết kế hiệu quả mà còn thân thiện với sản xuất.

1 COMMENT

  1. Today, while I was at work, my sister stole my iphone and
    tested to see if it can survive a 25 foot drop, just so
    she can be a youtube sensation. My apple ipad is now broken and she has
    83 views. I know this is completely off topic but I
    had to share it with someone!

LEAVE A REPLY

Please enter your comment!
Please enter your name here